X=10100001,Y=10011011,那么XvY=(逻辑或运算)

第三章 数值运算及运算器第三章 數值运算及运算器第三章 数值运算及运算器第一节 算术逻辑运算基础1.原码加减运算2.补码加减运算两个基本关系式n [ y]补 []补 [y]补 mod Mn [ - y]补 []补 [-y]补 mod M由[y]补求[-y]补的方法将[y]补连同符号位一起求反加1一、定点加减运算第三章 数值运算及运算器例1 y -0.0110[y]补 1.1010[-y]补 0.0110注意求一个数的补码正数时,补码和原码相同;负数时, 對原码除符号位外求反加1例2 y 0.0111[y]补 0.0111[-y]补 1.1001补码加减运算第三章 数值运算及运算器补码加、减运算规则p 参加运算的操作数用补码表示。p 符号位参加運算p 操作码为加运算时,两数直接相加;当 操作码为减运算时将减数连同符号位 参加运算的操作数用反码表示。p 符号位参加运算p 当操作码为加运算时,两数直接相加;当操作码为减运算时将减数连同符号位一起求反与被减数相加。p 如果符号位产生进位则在末位加1,即循环进位p 运算结果为反码表示。第三章 数值运算及运算器二、溢出检测1. 采用一个符号位判断规则 当两个同号数相加若所得结果符號与两数符号不同, 则表明溢出 设An、Bn分别表示两个操作数的符号; Sn表示结果 的符号, 则有 溢出AnBnSn AnBnSn01,-66-1,11111第三章 数值运算及运算器2. 采用最高有效位嘚进位判断 方法 两个正数相加最高有效位有进位,符号位无进位表 明运算结果发生溢出;两负数相加,最高有效位无进位 符号位有進位,表明结果发生溢出 设Cn表示符号位本身的进位,Cn-1表示最高有效位向符 号位的进位; 得出 溢出CnCn-1 CnCn-1Cn?Cn-1-63-66-1,11111第三章 数值运算及运算器3.采用变形补碼双符号位判溢出n 正数两个符号位均为0;00. 12n n 负数两个符号位均为1;11. 12n 溢出判断两数相加结果符号位为00、11,表 示没溢出;结果符号位为01表示正溢 出为10表示负溢出。⊕ OVRSn1Sn如果用 Sn1、Sn 分别表示 最高符号位和第二符号位 则采用变形补码溢出检 测电路OVR Sn1⊕Sn-111,,1111111第三章 数值运算及运算器三、移位n 按操作性质可分为三种类型 n 逻辑移位、循环移位、算术移位。1、逻辑移位只有数码位置的变化而无数量的变化。左移低位补0 右移高位補0。例A寄存器的初值为 逻辑右移一位后为 逻辑左移一位后为 第三章 数值运算及运算器寄存器两端触发器有移位通路形成闭合的移 位环路。例A寄存器的初值为 循环右移一位后为 循环左移一位后为 、 循环移位第三章 数值运算及运算器数的符号不变而数值发生变化。o左移一位將使数值扩大一倍(乘以2)o右移一位则使数值缩小一倍(乘以1/2)o算术移位规则(1)正数原码、补码、反码左右移位时空位 均补入0(符号鈈变)。3、 算术移位例A寄存器初值0.0110左移一位0.1100 右移一位0.0011第三章 数值运算及运算器(2)负数o原码符号位不变(为1)空位补0。例A寄存器的初值為 1.0110算术左移一位后为 1.1100算术右移一位后为 1.0011o补码左移后的空位补0右移后的空位补1。3、 算术移位第三章 数值运算及运算器o例初值1.1011左移一位1.0110右移┅位1.1101o 反码移位后的空位补1o例初值1.1011左移一位1.0111右移一位1.1101第三章 数值运算及运算器四、十进制运算1.进制转换 2.直接进行十进制运算 3. BCD码的加法运算苐三章 数值运算及运算器五、 逻辑运算逻辑运算例例1逻辑或011011,ⅤY Ⅴ Y 第三章 数值运算及运算器例2按位置“1”设 A,将A最低位置“1”; 设B 0010 A Ⅴ B A第三章 数值運算及运算器例3按位清设A,将A最高位清“0”设B0010 A∧ B A第三章 数值运算及运算器例4按位测试设A,测A最高位是否为“1”;设 B0010 ∧ 00000结果不全为“0”,表明被测码嘚被测位为“1”。 结果为全“0”,表明被测码的被测位为“0”第三章 数值运算及运算器例5比较设A010011,比较 A,B内容相同否 ⊕ ⊕ 结果全“0”,则A,B内容相等,否则内容 不等。第三章 数值运算及运算器第二节基本算术运算的实现一、加法单元两个输出量全加和 ?i 及向高位的进位Ci1全加器有三个輸入量第 i 位字长的加法器仅有一位全加器,使用移位寄存器从 低位到高位串行地提供操作数分n步进行相加。(一)串行加法器(二)并荇加法器全加器位数和操作数位数相同同时对所有位进 行求和。第三章 数值运算及运算器二、串行加法器和并行加法器AB?Q C DCP?iCi1串行加法器邏辑图第三章 数值运算及运算器p并行加法器中传递进位信号的逻辑线路称为进位链三、并行加法器的进位结构p进位线路结构分为串行进位、并行进位将整个加法 器分组(分级),对组内、组间(级间)分别采用串行 或并行进位第三章 数值运算及运算器(一)对进位公式嘚分析设相加的两个n位操作数为AAn-1An-2AiA0 BBn-1Bn-2BiB0Ci1 AiBi Ai⊕Bi Ci 进位逻辑表达式o设Gi AiBi

我要回帖

更多关于 X+Y 的文章

 

随机推荐