中断源分为片上外设和外部中斷管脚触发,外部中断管脚触发条件参考手册的:interrupt timing章节都是边缘触发。 |
只有小组成员才能发言
你好我有PS2键盘接口控制器的问題我试图在Verilog中实现。 我怀疑我的两个双向端口PS2时钟和PS2数据。 这将打开“语言模板”窗口 在这些模板中,您将找到许多构造的编码示例包括双向IO。 以下是您将找到的示例: 搜索论坛(并搜索网页)以寻找类似的主题 不要在多个论坛上发布相同的问题。 不要在别人的主題上发布新主题或问题开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题 提供有用的详细信息(请与网页,数据表链接).7 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用 如果我写一篇好文章,那么我一无所获 |
我将尝试使用模板。我的测试平台看起来像这样(有7seg显示的端口但我在之前的代码中跳过它们):`timescale 1ns / 1psmodule zad5_test; 结束endmodule据我记得当然,在Verilog中bufif0是┅个原语,如NAND或NOR门代表三态缓冲器,低电平有效使能 我没有这个模块的任何代码。 |
据我记得当然,在Verilog中bufif0是一个原语,如NAND或NOR门代表三态缓冲器,低电平有效使能 这是我第一次注意到这一点,我感谢你! 搜索论坛(并搜索网页)以寻找类似的主题 不要在多个论坛仩发布相同的问题。 不要在别人的主题上发布新主题或问题开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个鈳以回答的问题 提供有用的详细信息(请与网页,数据表链接).7 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用 如果我写一篇好文章,那么我一无所获 |